La interfaz de comunicaciones JTAG, que es un acrónimo de Joint Test Action Group, es el nombre común utilizado para la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary-Scan Architecture para test access ports utilizada para testear PCBs utilizando escaneo de límites.
Descripción de la interfaz de comunicaciones JTAG
Diseñado originalmente para circuitos impresos, actualmente es utilizado para la prueba de submódulos de circuitos integrados, y es muy útil también como mecanismo para depuración de aplicaciones empotradas, puesto que provee una puerta trasera hacia dentro del sistema.
Cuando se utiliza como herramienta de depuración, un emulador en circuito que usa JTAG como mecanismo de transporte permite al programador acceder al módulo de depuración que se encuentra integrado dentro de la CPU. El módulo de depuración permite al programador corregir sus errores de código y lógica de sus sistemas.
Una interfaz JTAG es un dispositivo especial de cuatro o cinco pines agregados a un chip, diseñada de tal manera que varios chips en una tarjeta puedan tener sus líneas JTAG conectadas en daisy chain, de manera tal que una sonda de testeo JTAG necesita conectarse a un solo “puerto JTAG” para acceder a todos los chips en un circuito impreso.
Pines de conexión
TDI (Entrada de Datos de Testeo).
TDO (Salida de Datos de Testeo).
TCK (Reloj de Testeo).
TMS (Selector de Modo de Testeo).
TRST (Reset de Testeo) es opcional.
Ya que posee una sola línea de datos, el protocolo es necesariamente serial, como el Serial Peripheral Interface.
La entrada de la señal de reloj es por el pin TCK.
La configuración del dispositivo se realiza manipulando una máquina de estados de un bit empleando el pin TMS.
Un bit de datos es cargado en TDI y otro sacado en TDO por cada pulso de reloj de la señal TCK.
Se pueden cargar diferentes modos de instrucción, como leer el ID del chip, muestrear el valor de pines de entrada/salida, manejar pines de salida, manipular funciones del chip o funciones de bypass que unen el pin TDI con TDO para lógicamente unir cadenas de varios chips (chips en cascada).
La frecuencia de trabajo de la señal de reloj del pin TCK varía en función de cada chip, pero típicamente está en el rango de 10-100 MHz (10-100 ns/bit).
Cuando se hace la operación de boundary scan en circuitos integrados, las señales manipuladas están entre diferentes bloques funcionales del chip, más que entre diferentes chips.
JTAG programador flash: características del software
Cheque en blanco, borrar, programar, verificar, comprobar el cálculo de suma y protección de código.
Programación de Flash a través de Embest ARM PowerICE o Unetice .
Todas las operaciones de Flash se pueden aplicar a sectores individuales sin interferencia a contenidos de otros sectores.
La aplicación Editor de Flash hace que añadir soporte para los nuevos chips flash sea fácil.
Programación de Flash en el chip de la serie LPC2000, serie AT91SAM7 y series STR710F.
Soporta 8 bits, 16 bits y 32 bits de capacidad de acceso de Flash.
Soporta 1 chip, 2 chips y programación Flash 4-chip: elimina la necesidad de dividir la programación de archivos.
Se ejecuta bajo Windows 98/ME/XP y Windows NT/2000.
Descargas de archivos del JTag
